引言

本应用笔记描述了意法半导体开发的首款指令缓存(ICACHE)和数据缓存(DCACHE)。

在 Arm

®

Cortex

®

-M33 处理器的 AHB 总线中引入的 ICACHE 和 DCACHE 嵌入到下表中列出的 STM32 微控制器(MCU)中。这些

缓存使用户从内部和外部存储器提取指令和数据时或在用于外部存储器的数据流量时提高应用性能并降低功耗。

本文档提供了典型示例，以强调 ICACHE 和 DCACHE 功能，并便于配置。

表 1. 适用产品

类型 产品系列与产品线

微控制器 STM32L5 系列、STM32U575/585 产品线

1 ICACHE 和 DCACHE 概述

本节概述了嵌入在基于 STM32 Arm

内核的微控制器中的 ICACHE 和 DCACHE 接口。

本节详细介绍了 ICACHE 和 DCACHE 图，以及在系统架构中的集成。

1.1 STM32L5 系列智能架构

此架构基于总线矩阵，允许多个主设备（Cortex-M33、ICACHE、DMA1/2 和 SDMMC1）访问多个从设备（如

Flash 存储器、SRAM1/2、OCTOSPI1 或 FSMC）。

下图描述了 STM32L5 系列智能架构。

图 1. STM32L5 系列智能架构

SDMMC1/2）访问多个从设备（如 Flash 存储器、SRAM1/2/3/4、BKPSRAM、OCTOSPI1/2 或 FSMC）。